2725
SRAM IMC ohne die üblichen Nachteile
Boolesches SRAM In-Memory Computing (IMC) ist ein wichtiger
Bestandteil aktueller Forschung, wie Hardware-basierte
Neuronale Netze und Edge-Computing. In konventionellen
Ansätzen werden zur Durchführung meist mehrere Zellen
gleichzeitig über dieselben Bitleitungen evaluiert um die Undsowie
die Oderfunktion zu implementieren. Dies bringt jedoch
Schwierigkeiten beim Erhalt des gespeicherten Werts
während eines Lesevorgangs mit sich und sorgt Aufgrund
notwendiger Anpassungen für ein größeres Zelllayout.
Fachbereich
Elektrotechnik und Informationstechnik (etit)
Fachgebiet
Integrierte Elektronische Systeme
Patentnummer
DE102026101162
Kontakt Person
Prof. Dr.-Ing Klaus Hofmann
klaus.hofmann@ies.tudarmstadt. de
+49 6151 16-20266
Downloads
Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore.
2725_SRAM IMC ohne die üblichen Nachteile.pdf
Stand: 06.10.2026 | Pdf | 337 Kb
2725_SRAM IMC without the usual limitations.pdf
Stand: 06.10.2026 | Pdf | 336 Kb
Optionale Headline
Im Gegensatz zum konventionellen IMC werden bei unserer
Implementierung die Booleschen Instruktionen während
eines Schreibzugriffs durchgeführt. Hierfür wird ein externer
Operand (Welcher auch zuvor aus dem SRAM gelesen werden
kann) an die Bitleitungen angelegt und für die Und-Instruktion
nur WLAND aktiviert, bzw. für die Oder-Instruktion nur WLOR .
Für ein konventionelles Setzen werden beide Wortleitungen
aktiviert. Nach der Instruktion ist das Ergebnis automatisch in
der aktivierten SRAM Zelle gespeichert und muss daher nicht
wie sonst üblich zurückgeschrieben werden.